American Semiconductor mécht e Schrëtt Richtung US Domestic Chip Packaging

Verbreede Mangel u Halbleiteren am leschte Joer hu vill Leit dozou bruecht sech op d'Versuergungskettenwidderstandsfäegkeet ze fokusséieren, mat Uruff fir d'Chipfabrikatioun an den USA ze erhéijen. Gewalt semiconductor Produktioun, a waart op House Aktioun. Wärend den Haaptfokus fir vill Leit op d'Erhéijung vum Hausdeel vun der Produktioun vu Siliziumchips ass, sollte mir d'Chipverpackung net iwwersinn - de wesentleche Prozess fir dës Chips ze kapsuléieren fir se vu Schued ze schützen an se benotzbar ze maachen andeems se hir Circuit mat der Verbindung verbannen. baussewelt. Dëst ass e Gebitt dat wichteg wäert sinn souwuel fir d'Versuergungskette Widderstandsfäegkeet wéi och fir zukünfteg technologesch Fortschrëtter an der Elektronik z'erhalen. 

Verpackung ass wesentlech fir Halbleiterchips benotzbar ze maachen

Integréiert Circuit (IC) Chips ginn op Siliziumwaferen a Multibillion Dollar Fabriken produzéiert, bekannt als "Fabs". Déi eenzel Chips oder "stierwen" ginn a widderhuelend Mustere produzéiert, a Chargen op all Wafer (an iwwer Chargen vu Wafere) hiergestallt. En 300 mm Wafer (ongeféier 12 Zoll Duerchmiesser), d'Gréisst déi typesch an de modernsten Fabriken benotzt gëtt, kéint Honnerte vu grousse Mikroprozessor Chips droen, oder Dausende vu klenge Controller Chips. De Produktiounsprozess ass segmentéiert an eng "Frontend vun der Linn" (FEOL) Phase, wärend Milliarden vu mikroskopesche Transistoren an aner Geräter mat Muster- an Ätsprozesser am Kierper vum Silizium erstallt ginn, gefollegt vun engem "Réckend vun der Linn". " (BEOL) an deem e Mesh vu Metallspuren geluecht gëtt fir alles ze verbannen. D'Spure besteet aus vertikale Segmenter genannt "vias", déi am Tour horizontal Schichten vun wiring verbannen. Wann Dir Milliarden Transistoren op engem Chip hutt (den iPhone 13's A15 Prozessor huet 15 Milliarden), braucht Dir vill Milliarden Drot fir se ze verbannen. All eenzel Stierwen kéint e puer Kilometer vun Drot am Ganzen hunn wann se ausgestreckt sinn, sou kënne mir eis virstellen datt d'BEOL Prozesser zimlech komplex sinn. Op der ganz baussenzeger Schicht vum Stierwen (heiansdo wäerte se de Réck vum Stierwen wéi och d'Front benotzen), setzen d'Designer mikroskopesch Pads, déi benotzt gi fir den Chip mat der Äussewelt ze verbannen. 

Nodeems de Wafer veraarbecht ass, gëtt all Chips individuell mat enger Testmaschinn "probéiert" fir erauszefannen, wéi eng gutt sinn. Dës ginn ausgeschnidden an a Pakete gesat. E Package bitt souwuel kierperleche Schutz fir den Chip, wéi och e Mëttel fir elektresch Signaler mat de verschiddene Circuiten am Chip ze verbannen. Nodeems en Chip verpackt ass, kann en op elektronesche Circuitboards an Ärem Telefon, Computer, Auto oder aner Apparater gesat ginn. E puer vun dëse Packagen musse fir extremen Ëmfeld entworf ginn, wéi am Motorraum vun engem Auto oder op engem Handytuerm. Anerer mussen extrem kleng sinn fir bannenzeg kompakt Geräter ze benotzen. An alle Fäll muss de Paketdesigner Saache berücksichtegen wéi Materialien fir ze benotzen fir Stress oder Rëss vum Stierwen ze minimiséieren, oder fir thermesch Expansioun ze berechnen a wéi dëst d'Zouverlässegkeet vum Chip beaflosse kann.

Déi éischt Technologie déi benotzt gouf fir de Siliziumchip mat de Leads am Package ze verbannen war Drot Verbindung, e Low-Temperatur-Schweißprozess. An dësem Prozess si ganz fein Drot (normalerweis Gold oder Aluminium, obwuel Sëlwer a Kupfer och benotzt ginn) op engem Enn mat Metallpads um Chip gebonnen, an um aneren Enn un Terminaler op engem Metallrahmen deen no baussen féiert. . De Prozess gouf Pionéier bei Bell Labs an den 1950er Joren, mat klengen Drot, déi ënner Drock an d'Chippads bei héije Punkttemperaturen gedréckt goufen. Déi éischt Maschinnen fir dëst ze maachen goufen an de spéiden 1950er verfügbar, a bis an d'Mëtt vun den 1960er Jore gouf Ultraschallverbindung als alternativ Technik entwéckelt.

Historesch gouf dës Aarbecht a Südostasien gemaach well et zimlech Aarbechtsintensiv war. Zënterhier goufen automatiséiert Maschinnen entwéckelt fir den Drotverbindung mat ganz héijer Geschwindegkeet ze maachen. Vill aner méi nei Verpackungstechnologien goufen och entwéckelt, dorënner een "Flip Chip" genannt. An dësem Prozess ginn mikroskopesch Metallpillen op d'Pads um Chip deposéiert ("gestouss") wärend et nach ëmmer op der Wafer ass, an dann no Tester ginn de gudde Stierf ëmgedréint a mat passenden Pads an engem Package ausgeriicht. Duerno gëtt d'Löt an engem Reflowprozess geschmollt fir d'Verbindungen ze fusionéieren. Dëst ass e gudde Wee fir Dausende vu Verbindungen op eemol ze maachen, obwuel Dir d'Saache suergfälteg kontrolléiere musst fir sécher ze sinn datt all Verbindunge gutt sinn. 

Viru kuerzem huet d'Verpakung vill méi Opmierksamkeet ugezunn. Dëst ass wéinst neien Technologien déi verfügbar ginn, awer och nei Uwendungen déi den Chipverbrauch féieren. Virun allem ass de Wonsch méi Chips gemaach mat verschiddenen Technologien zesummen an engem eenzege Package ze setzen, sougenannte System-in-Package (SiP) Chips. Awer et gëtt och gedriwwen duerch de Wonsch verschidden Aarte vun Apparater ze kombinéieren, zum Beispill eng 5G Antenne am selwechte Package wéi de Radiochip, oder kënschtlech Intelligenz Uwendungen an deenen Dir Sensoren mat de Rechenchips integréiert. Déi grouss Hallefleit Schmelzen wéi TSMC schaffen och mat "Chiplets" an "Fan Out Packaging", wärend Intel
INTC
huet seng embedded Multi-Die Interconnect (EMIB) a Foveros Die-Stacking Technologie a sengem Lakefield mobilen Prozessor am Joer 2019 agefouert.

Déi meescht Verpackung gëtt vun Drëtt Partei Kontrakt Hiersteller bekannt als "outsourced Assemblée an Test" (OSAT) Firmen, an den Zentrum vun hirer Welt ass an Asien. Déi gréissten OSAT Fournisseuren sinn ASE vun Taiwan, Amkor Technology
AMKR
Sëtz zu Tempe, Arizona, Jiangsu Changjiang Electronics Tech Company (JCET) vu China (déi Singapur-baséiert STATS ChipPac virun e puer Joer kaaft huet), an Siliconware Precision Industries Co., Ltd. (SPIL) aus Taiwan, kaaft vun ASE 2015. Et gi vill aner méi kleng Spiller, besonnesch a China, déi OSAT als strategesch Industrie e puer Joer identifizéiert hunn.

E wesentleche Grond datt d'Verpakung zënter kuerzem d'Opmierksamkeet ugezunn huet ass datt déi rezent Covid-19 Ausbroch a Vietnam a Malaysia wesentlech zur Verschlechterung vun der Halbleiter Chip Versuergungskris bäigedroen hunn, mat Planzenschließungen oder reduzéiert Personal duerchgefouert vu lokalen Regierungen déi d'Produktioun fir Wochen ofschneiden oder reduzéieren. eng Zäit. Och wann d'US Regierung a Subventiounen investéiert fir d'Halbleiterfabrikatioun ze fërderen, wäerten déi meescht vun de fäerdege Chips nach ëmmer an Asien reesen fir ze packen, well dat ass wou d'Industrie an d'Liwwerantennetzwierker sinn a wou d'Fäegkeet Basis ass. Also fabrizéiert Intel Mikroprozessor Chips zu Hillsboro, Oregon oder Chandler, Arizona, awer et schéckt fäerdeg Wafere fir Fabriken a Malaysia, Vietnam oder Chengdu, China fir Test a Verpakung.

Kann Chip Verpakung an den USA etabléiert ginn?

Et gi bedeitend Erausfuerderunge fir Chipverpackungen an d'USA ze bréngen, well déi meescht vun der Industrie d'amerikanesch Uferen no virun engem halleft Joerhonnert verlooss hunn. Den Nordamerikaneschen Undeel vun der globaler Verpackungsproduktioun ass nëmmen ongeféier 3%. Dat heescht, d'Liwwerantennetzwierker fir d'Fabrikatiounsausrüstung, Chemikalien (wéi d'Substrater an aner Materialien, déi a Packagen benotzt ginn), Leadrahmen, an am wichtegsten eng Fäegkeet Basis vun erfuerene Talenter fir den héije Volumen Deel vum Geschäft hunn net an den USA existéiert fir eng laang Zäit. Intel huet just eng $ 7 Milliarde Investitioun an eng nei Verpackungs- an Testfabréck a Malaysia ugekënnegt, obwuel et och Pläng ugekënnegt huet $ 3.5 Milliarden an seng Rio Rancho, New Mexico Operatiounen fir seng Foveros Technologie ze investéieren. Amkor Technology huet och viru kuerzem Pläng ugekënnegt fir d'Kapazitéit zu Bac Ninh, Vietnam nordëstlech vun Hanoi auszebauen.

E groussen Deel vun dësem Problem fir d'USA ass datt fortgeschratt Chipverpackung sou vill Produktiounserfarung erfuerdert. Wann Dir fir d'éischt d'Produktioun ufänkt, wäerten d'Ausbezuele vu gudde fäerdege verpackte Chips wahrscheinlech niddereg sinn, a wéi Dir méi maacht, verbessert Dir de Prozess konstant an d'Ausbezuelung gëtt besser. Big Chip Clienten wäerten allgemeng net gewëllt sinn nei Hauslieferanten ze benotzen déi laang Zäit daueren fir dës Rendementkurve opzekommen. Wann Dir e klengt Verpackungsrendement hutt, gitt Dir Chips ewech, déi soss gutt wieren. Firwat d'Chance huelen? Also och wa mir méi fortgeschratt Chips an den USA maachen, wäerte se wahrscheinlech nach ëmmer an de Fernen Osten goen fir ze packen.

Boise, Idaho-baséiert American Semiconductor, Inc. hëlt eng aner Approche. CEO Doug Hackler favoriséiert "liewensfäeg Reshoring baséiert op liewensfäeg Fabrikatioun." Anstatt nëmmen High-End Chipverpackungen ze verfolgen wéi déi fir fortgeschratt Mikroprozessoren oder 5G Chips benotzt gëtt, ass seng Strategie nei Technologie ze benotzen an se op Legacy Chips anzesetzen, wou et vill Nofro ass, wat d'Firma erlaabt hir Prozesser ze üben an léieren. Legacy Chips sinn och vill méi bëlleg, sou datt d'Ausbezuelung net sou vill e Liewen-an-Doud Thema ass. Hackler weist drop hin, datt 85% vun de Chips an engem iPhone 11 eeler Technologien benotzen, zum Beispill hiergestallt bei Hallefleitknoten vu 40 nm oder méi al (wat déi waarm Technologie virun engem Joerzéngt war). Tatsächlech, vill vun den Chipmangel, déi de Moment d'Autoindustrie plagen an anerer si fir dës Legacy Chips. Zur selwechter Zäit probéiert d'Firma nei Technologie an Automatiséierung op d'Versammlungsschrëtt z'applizéieren, bitt ultra-dënn Chip Skala Verpackung mat deem wat et e Semiconductor on Polymer (SoP) Prozess nennt, an deem e Wafer voller Stierf mat engem Récksäit Polymer an dann op engem thermesch Transfermaart Band geluecht. Nom Tester mat den üblechen automatiséierten Tester ginn d'Chips op de Bandsträger geschnidden an op Rollen oder aner Formater fir eng héichgeschwindeg automatiséiert Montage transferéiert. Hackler mengt datt dës Verpackung attraktiv sollt sinn fir Hiersteller vun Internet-of-Things (IoT) Geräter a wearables, zwee Segmenter déi grouss Volumen vu Chips konsuméiere kënnen, awer net sou exigent op der Siliziumfabrikatioun Säit.

Wat un der Hackler Approche attraktiv ass, sinn zwou Saachen. Eischtens, d'Unerkennung vun der Wichtegkeet vun der Nofro fir Volumen duerch seng Fabrikatiounslinn ze zéien wäert suergen datt se vill Praxis iwwer d'Ausbezuelung verbesseren. Zweetens, si benotzen eng nei Technologie, an en Technologie-Iwwergank ze fueren ass dacks eng Geleeënheet fir d'Besëtzer z'entloossen. Nei Entrants hunn net de Gepäck fir un existente Prozesser oder Ariichtungen gebonnen ze ginn. 

American Semiconductor huet nach e laange Wee ze goen, awer Approche wéi dës wäerten Hausfäegkeeten bauen, a sinn e praktesche Schrëtt fir Chipverpackungen an d'USA ze bréngen Erwaart net datt d'Hausfäegkeet séier séier ass, awer et ass keng schlecht Plaz fir ufänken.